1. 연구실(실험실): SoC 설계 연구실

장소: 연구동 406호 / 홈페이지 링크: soc.kau.ac.kr

2. 담당 교수

성 명	전공분야	연락처	메일주소
정윤호	SoC 설계	02-300-0133	yjung@kau.ac.kr

3. 연구분야

- SoC (System-on-Chip) 설계 연구
- 자율주행차, 스마트가전, 지능형 로봇, 미래 모빌리티, 국방/방산 시스템 등의 구현을 위해 주요 핵심 기능을 하나의 반도체 IC에 집적한 시스템반도체 설계 기술 연구

4. 연구생 모집

- 대학원에 지원하고자 하는 분은 교수님께 E-mail (yjung@kau.ac.kr)

5. 주요 연구 실적

저널 논문		학술대회 논문		특허	
SCI(E)	국내	국제	국내	국제	국내
76	62	35	108	4	78

6. 주요 수상 실적

- 2015 특허청 창의 IP 공모전 금상 (1위)
- 2015 한국반도체산업협회 공로상
- 2016 특허청 창의 IP 공모전 금상 (1위)
- 2018 제 19회 대한민국 반도체설계대전 국무총리상 (금상)
- 2019 제 20회 대한민국 반도체설계대전 기업특별상 (케이던스 코리아)
- 2020 제 21회 대한민국 반도체설계대전 기업특별상 (시놉시스 코리아)
- 2021 제 22회 대한민국 반도체설계대전 기업특별상 (텔레칩스)
- 2022 제 23회 대한민국 반도체설계대전 산업통상자원부장관상 (은상)

그 외 학술대회 최우수/우수 발표 논문상




7. 졸업생 취업 현황 (31명)


- 삼성전자 : 14명
- LX세미콘 : 4명
- KETI (전자기술연구원), LIG 넥스원, 한화시스템, 넥스트칩 : 각 2명
- SK 하이닉스, 시냅시스 코리아, 대한항공 항공우주 연구원, 칩스 앤 미디어, AutoL : 각 1명


8. 최근 주요 연구현황

■ 신호처리 프로세서 설계 연구

- 레이다 신호처리 프로세서 설계 연구
  - 레이다 신호처리 프로세서 설계 (제스처 인식, 사람/사물 인식, 드론 검출 등)
- SAR 신호처리 프로세서 설계 연구
  - SAR 영상형성 알고리즘 가속을 위한 신호처리 프로세서 설계
- Post-Quantum Cryptography (PQC) 프로세서 설계 연구
  - 양자 내성 암호 형성 알고리즘 가속을 위한 신호처리 프로세서 설계










PQC 내부 파이프라인 기반 NTT IP 하드웨어 구조

- **인공지능 반도체 설계 연구**
  - 센서 신호처리 프로세서 설계 연구
    - 인공지능 가속기 내장 및 센서 신호처리에 특화된 센서 신호처리 프로세서 설계
  - 포인트 클라우드 데이터처리용 인공지능 반도체 설계 연구
    - 라이다 포인트 클라우드 데이터처리를 위한 딥러닝 모델 및 반도체 설계
  - PIM (Processing-in-Memory) 반도체 설계 연구
    - LR-DIMM 메모리 모듈 기반 NDP (Near-DRAM Processor) 반도체 설계




sEMG 센서신호의 제스처 분류





<검증 시스템 구성>


라이다 포인트 클라우드를 위한 딥러닝




<Classification>





<Segmentation>





<Object Detection>










PIM (Processing-in-Memory) 반도체 설계 연구
DRAM Module - DIMM
DRAM
RCD
DB
Reduced Access
Host Core Module
Memory Subsystem
Computing Core (e.g. NPU)
기존 DB 로직
딥러닝 연산 가속기
연구개발기술/제품
(Near-DRAM 딥러닝 가속기 통합 Data Buffer 반도체)
[PIM 기술 개념도]
PIM(Processing-in-Memory)은 메모리 내부에
연산 작업에 필요한 프로세서 기능을 더한 차세대 신개념 융합기술
CPU/GPU
Control Unit
Logic Unit
Input
Output
Memory
폰 노이만 구조
PIM 구조
* Control Unit : 제어부 * Logic Unit : 연산부
출처: 삼성전자